Pat

J-GLOBAL ID：200903043578860114

不揮発性記憶装置

Inventor： 佐伯 俊一 ,  河原 尊之 ,  城野 雄介 ,  宮本 直樹 ,  加藤 正高 ,  木村 勝高
Applicant, Patent owner： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
Agent (1)： 薄田 利幸
Gazette classification：公開公報
Application number (International application number)：1995315068
Publication number (International publication number)：1997162373
Application date： Dec. 04, 1995
Publication date： Jun. 20, 1997
Summary：

【要約】【課題】消去ディスターブを緩和し大容量化に適したフラッシュメモリを得る。【解決手段】フラッシュメモリにおいて、メモリセルアレイ20のウェルをワード線WL1〜WLxの配列方向にk個に分割し、選択メモリセルのアドレスに対応したウェル22を選択するウェルデコーダ24を設ける。消去時には、ウェルデコーダによって選択された1/kのメモリセルアレイのウェルにのみ負電圧を印加する。これにより、消去非選択にもかかわらずウェルに負電圧が印加されるメモリセルの数を従来に比べて1/k個に低減できるので、大容量化に伴い深刻となる消去ディスターブを緩和することができる。

Claim (excerpt)：

制御ゲートと浮遊ゲートを有する複数のメモリセルと、該メモリセルと接続したワード線と該ワード線を駆動する複数のデコーダ素子からなるデコーダ回路とを有する半導体記憶装置において、1本当りm個のメモリセルと接続された複数のデータ線と交差するワード線n本分のメモリセルアレイを1ブロックとする複数のブロック毎に、電気的に分離されたメモリセルアレイのウェルを設け、該ウェルに選択的に電圧を印加する手段を更に備えたことを特徴とする不揮発性記憶装置。

IPC (5)：

H01L 27/115 ,  G11C 16/06 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3)：

H01L 27/10 434 ,  G11C 17/00 530 D ,  H01L 29/78 371