Pat
J-GLOBAL ID:200903043637043613

不揮発性半導体記憶素子

Inventor:
Applicant, Patent owner:
Agent (1): 杉谷 勉
Gazette classification:公開公報
Application number (International application number):1991297907
Publication number (International publication number):1993110114
Application date: Oct. 17, 1991
Publication date: Apr. 30, 1993
Summary:
【要約】【目的】 ゲート構造中の誘電体に電荷を保持してトランジスタの閾値を変化させる不揮発性半導体記憶素子において、非選択素子の書き込みディスターブ現象や誤書き込みを回避し、また、微細化に伴うパンチスルー電流を抑制する。【構成】 N+ ドレイン拡散層7とP型シリコン基板1との間に、P+ 外部拡散層8を介在させることにより、データの書き込み/消去の際に、ドレイン拡散層7とP+ 外部拡散層8との接合部において電界を集中させて、ホットエレクトロンやホットホールの発生効率を高める。その結果として、ゲートおよびドレインに印加する電圧を低くすることにより、非選択素子に生じる書き込みディスターブ現象や誤書き込みを回避する。また、P+ 外部拡散層8の存在により、空乏層がソース領域の方へ延び難くして、パンチスルー電流を抑制する。
Claim (excerpt):
ゲート構造の両側の半導体基板中に基板と逆の伝導型で高不純物濃度のソース拡散層とドレイン拡散層とを備え、前記ゲート構造中の絶縁膜に電荷を保持することでトランジスタの閾値を変化させる不揮発性半導体記憶素子において、前記ドレイン拡散層と基板との間に、前記基板と同じ伝導型で基板よりも高不純物濃度の外部拡散層を介在させたことを特徴とする不揮発性半導体記憶素子。
IPC (3):
H01L 29/788 ,  H01L 29/792 ,  G11C 16/02
FI (2):
H01L 29/78 371 ,  G11C 17/00 307 E
Patent cited by the Patent:
Cited by examiner (6)
  • 特開昭53-008084
  • 特開昭64-086562
  • 特開昭50-024084
Show all

Return to Previous Page