Pat

J-GLOBAL ID：200903043673363373

チューナブルCMOS演算トランスコンダクタンス増幅器

Inventor： 木村 克治
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 若林 忠 (外4名)
Gazette classification：公開公報
Application number (International application number)：1997217665
Publication number (International publication number)：1999068477
Application date： Aug. 12, 1997
Publication date： Mar. 09, 1999
Summary：

【要約】【課題】 半導体集積回路上に形成される、線形なトランスコンダクタンスを持つチューナブルCMOS OTAを提供する。【解決手段】 本発明のチューナブルCMOS OTAは、それぞれが2つの定電流源I0で駆動される2つのトランジスタM1,2が入力対を構成して差動入力信号Viが印加され、それぞれのソース間には第1の抵抗Rが挿入され、前記それぞれのソースにはカレントミラー回路が接続され、またゲートが共通接続されそれぞれのドレイン-ソース間には第2、第3の抵抗Rgが接続された2つのトランジスタM3,4を駆動し、これら2つのトランジスタのそれぞれのドレイン電圧によりバイアスされる2つの出力トランジスタM5,6と入力トランジスタ対を駆動する定電流を供給する第4の可変抵抗R2を含む自己バイアス型基準電流回路(図2)を備えている。

Claim (excerpt)：

それぞれが2つの定電流源で駆動される2つのトランジスタが入力対を構成して差動入力信号が印加され、それぞれのソース間には第1の抵抗が挿入され、前記それぞれのソースにはカレントミラー回路が接続され、ゲートが共通接続され、それぞれのドレイン-ソース間には第2、第3の抵抗が接続された2つのトランジスタを駆動し、前記2つのトランジスタのそれぞれのドレイン電圧により2つの出力トランジスタがバイアスされるCMOS OTAにおいて、前記2つの定電流源の電流値を可変することを特徴とするチューナブルCMOS演算トランスコンダクタンス増幅器。