Pat
J-GLOBAL ID：200903043734985453
MOS型半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
尾身 祐助
Gazette classification：公開公報
Application number (International application number)：1992341420
Publication number (International publication number)：1994168955
Application date： Nov. 27, 1992
Publication date： Jun. 14, 1994
Summary：
【要約】【目的】 ソース・ドレイン拡散層にシリサイド層を有するMOSトランジスタの性能を向上させるために、側壁幅を薄くしても、製造歩留りの低下することのないようにする。【構成】 p型半導体基板101上にゲート電極104を設け、n- 拡散層105を形成してから、ゲート電極104の側面に、内側が酸化膜106、外側が窒化膜107という2層構造の側壁を設け、n+ 拡散層108を形成する。チタン層109を設け、熱処理によりチタンシリサイド層110を形成する。【効果】 側壁の外側部分に窒化膜が存在しているので、シリサイデーションに先立つ、バッファードフッ酸による自然酸化膜の除去工程で側壁の膜厚が目減りすることがなくなる。よって、ゲート-ソース・ドレイン間の短絡を防止しつつ側壁の膜厚を薄くすることができる。
Claim (excerpt)：
半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側面に形成された本質的にシリコン酸化物からなる第1の側壁絶縁膜と、前記第1の側壁絶縁膜の外側に該第1の側壁絶縁膜に接して形成された、下端が前記半導体基板に接する、シリコン酸化物とはエッチング性を異にする材料からなる第2の側壁絶縁膜と、前記ゲート電極の側面に整合されて前記半導体基板の表面領域内に形成された低不純物濃度の第1の拡散層と、前記第1の側壁絶縁膜または前記第2の側壁絶縁膜の外側面に整合されて前記半導体基板の表面領域内に形成された高不純物濃度の第2の拡散層と、を備えたMOS型半導体装置。
IPC (5)：
H01L 21/336
, H01L 29/784
, H01L 21/266
, H01L 21/28 301
, H01L 21/318
H01L 29/78 301 P
, H01L 21/265 M
