Pat
J-GLOBAL ID：200903043752754434
半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993309362
Publication number (International publication number)：1995161855
Application date： Dec. 09, 1993
Publication date： Jun. 23, 1995
Summary：
【要約】【目的】 エミッタ電極とベース層との間の絶縁容量を小さくすることが可能な半導体装置およびその製造方法を提供する。【構成】 P型ベース層9と上層多結晶シリコン膜(エミッタ電極)21aとの間に、ゲート酸化膜17a、下層多結晶シリコン膜18a、酸化膜19a、およびサイドウォール酸化膜20aを介在させる。
Claim (excerpt)：
主表面を有する第1導電型のコレクタ層と、前記コレクタ層の主表面上の所定領域に形成された第2導電型のベース層と、前記ベース層の主表面上の所定領域に形成された第1導電型のエミッタ層と、少なくとも前記ベース層上の所定領域に形成され、前記エミッタ層の上に開口を有する第1の絶縁層と、前記第1の絶縁層上に形成された半導体層と、前記半導体層の上部表面上および側部表面上に形成された第2の絶縁層と、前記開口内で前記エミッタ層に電気的に接続されるとともに、前記第2の絶縁層の表面上に沿って延びるように形成されたエミッタ電極とを備えた、半導体装置。
IPC (2)：
H01L 21/8249
, H01L 27/06
Cited by examiner (8)
Show all
Return to Previous Page
