Pat

J-GLOBAL ID：200903043809885760

アクティブマトリクス型表示装置及びその製造方法

Inventor： 牧村 真悟 ,  吉田 和好 ,  貝瀬 喜久夫
Applicant, Patent owner： ソニー株式会社
Agent (1)： 鈴木 晴敏
Gazette classification：公開公報
Application number (International application number)：1995036163
Publication number (International publication number)：1996213625
Application date： Jan. 31, 1995
Publication date： Aug. 20, 1996
Summary：

【要約】【目的】 アクティブマトリクス型表示装置の駆動基板に集積形成される補助容量の耐圧を確保しつつその大容量化を図る。【構成】 アクティブマトリクス型表示装置は所定の間隙を介して互いに接合した駆動基板1及び対向基板2と、該間隙に保持された液晶3とを備えている。駆動基板1には画素電極4、これを駆動する薄膜トランジスタTFT及びこれに接続する補助容量Csが集積形成されている。対向基板2には対向電極5が形成されている。薄膜トランジスタTFTは駆動基板1に成膜された半導体薄膜6を活性層とし、ゲート絶縁膜を介してその上にパタニング形成されたゲート電極7を有する。補助容量Csは半導体薄膜6の一部に形成した低抵抗化領域LRを下部電極8とし、誘電体膜を介してその上にパタニング形成された上部電極9を有している。ゲート絶縁膜は半導体薄膜6の表面を熱処理して得られる熱酸化層12を含む一方、誘電体膜は熱酸化層12を一部除去した後再び熱処理を施して得られる再熱酸化層13を含み、且つその厚みは先の熱酸化層12より小さい。

Claim (excerpt)：

少なくとも画素電極、これを駆動する薄膜トランジスタ及びこれに接続した補助容量が集積形成された駆動基板と、少なくとも対向電極が形成された対向基板と、所定の間隙を介して互いに接合した両基板の間に保持された電気光学物質とを備えたアクティブマトリクス型表示装置であって、前記薄膜トランジスタは、駆動基板に成膜された半導体薄膜を活性層とし、ゲート絶縁膜を介してその上にパタニング形成されたゲート電極を有する一方、前記補助容量は該半導体薄膜の一部に形成した低抵抗化領域を下部電極とし、誘電体膜を介してその上にパタニング形成された上部電極を有しており、前記ゲート絶縁膜は、少なくとも該半導体薄膜の表面を熱処理して得られる熱酸化層を含む一方、前記誘電体膜は該熱酸化層を一部除去した後再び熱処理を施して得られる再熱酸化層を含み、且つその厚みは先の熱酸化層より小さい事を特徴とするアクティブマトリクス型表示装置。

IPC (3)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500

FI (2)：

H01L 29/78 617 V ,  H01L 29/78 612 Z