Pat
J-GLOBAL ID：200903043816623606
半導体装置の製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
北野 好人
Gazette classification：公開公報
Application number (International application number)：1992008720
Publication number (International publication number)：1993198769
Application date： Jan. 21, 1992
Publication date： Aug. 06, 1993
Summary：
【要約】【目的】本発明は、キャパシタと他の領域との高低差が大きい場合における層間絶縁膜の平坦化を行う半導体装置の製造方法を提供することを目的とする。【構成】シリコン基板12上に、間にキャパシタ誘電膜20を挟んだ蓄積電極18および対向電極22からなるスタック型キャパシタ14を形成する。次いで、CVD法を用い、全面に層間絶縁膜としてのSiO2 膜24を堆積する。このとき、キャパシタ14のシリコン基板12表面からの高さよりもSiO2 膜24の膜厚を十分に厚くする。次いで、RIE法を用い、所定の位置のSiO2 膜24を選択的にエッチングして、シリコン基板12表面に達するコンタクトホール26a、26bを開口した後、通常の研磨法を用い、SiO2 膜24全面を研磨して、SiO2 膜24表面を平坦化する。
Claim (excerpt)：
半導体基板上の第1の領域に、スタック型のキャパシタを形成する工程と、ほぼ全面に、前記キャパシタの高さよりも厚い膜厚の層間絶縁膜を形成する工程と、前記層間絶縁膜を選択的にエッチングして、前記半導体基板上の第2の領域にコンタクトホールを形成し、前記コンタクトホール内の前記半導体基板を露出させる工程と、前記層間絶縁膜を研磨して、前記層間絶縁膜表面を平坦化する工程とを有することを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 27/108
, H01L 21/304 321
, H01L 27/04
