Pat

J-GLOBAL ID：200903043825757550

半導体装置の製造方法

Inventor： 加藤 政利 ,  小原 文雄 ,  豊島 正治
Applicant, Patent owner： 日本電装株式会社
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993216507
Publication number (International publication number)：1995066291
Application date： Aug. 31, 1993
Publication date： Mar. 10, 1995
Summary：

【要約】【目的】この発明は、特に凹凸パターンを有する基板上に形成される層間絶縁膜において、膜厚分布の一様性が確保されるようにした半導体装置の製造方法を提供することを目的とする。【構成】基板11上に金属配線等によって凹凸パターンが形成されているもので、この凹凸パターン上に第1の絶縁膜13を形成し、これをエッチバックしてアスペクト比が向上されるようにする。その後、この第1の絶縁膜13上に第2の絶縁膜14を形成し所定の膜厚とする。第1および第2の絶縁膜13、14は(A)(B)図で示すように逆の膜厚パターンで形成されるもので、この様な膜厚パターンは絶縁膜を形成するプラズマCVD法において電極間距離を可変し、またガス流量を可変することによって選択設定される。そして、この絶縁膜13、14によって構成される層間絶縁膜の膜厚の均一性が得られるようにする。

Claim (excerpt)：

表面に凹凸のパターンを有する基板上に第1の絶縁膜を堆積する第1の絶縁膜形成工程と、この第1の絶縁膜上に第2の絶縁膜を堆積する第2の絶縁膜形成工程と、前記堆積された第1および第2の絶縁膜の少なくとも一方を所望の膜厚までエッチバックするエッチバック工程とを具備し、前記第1および第2の絶縁膜形成工程では、互いに逆の膜厚分布が設定される成膜条件で絶縁膜が堆積されるようにしたことを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/768 ,  H01L 21/203 ,  H01L 21/3065 ,  H01L 21/31

FI (3)：

H01L 21/90 P ,  H01L 21/302 L ,  H01L 21/31 C