Pat

J-GLOBAL ID：200903043830839590

マイクロプロセッサ式カード内で実行済作業をマスキングするための装置

Inventor： フェイット,ナタリー ,  ブノワ,オリヴィエ ,  ナカッシュ,ダヴィッド
Applicant, Patent owner： ジェムプリュス
Agent (1)： 太田 恵一
Gazette classification：公表公報
Application number (International application number)：2000538317
Publication number (International publication number)：2002508549
Application date： Mar. 16, 1999
Publication date： Mar. 19, 2002
Summary：

【要約】本発明は、マイクロプロセッサ式カードおよび、そのようなカード内において、消費電流分析による不正侵入に対してカード内で実行された作業をマスキングするための様々な装置に関するものである。本発明は、消費電流を変更する装置(20)をカード内に付け加え、実行された作業をマスキングする積分によって該消費電流を平均化すること、または乱数信号ジェネレータ(28)によって乱数値を該消費電流に加えるということにある。一つの変形においては、メモリEEPROM内でのセキュリティ化作業および書込みを同時に実行することを想定し、同メモリはセキュリティ化しなければならない作業をマスキングするカオス的電流の変動を作り出す。

Claim (excerpt)：

チップカードの積分用構成要素によって実行済作業をマスキングするための装置であって、前記作業の実現の際に、前記構成要素の電流消費を変更するための少なくとも一つの手段(20,30,28,26)を有することを特徴とする装置。

IPC (3)：

G06K 19/073 ,  G06F 12/14 320 ,  G06F 12/14

FI (3)：

G06F 12/14 320 A ,  G06F 12/14 320 D ,  G06K 19/00 P

F-Term (6)：

5B017AA07 ,  5B017BB03 ,  5B017CA11 ,  5B035AA13 ,  5B035BB09 ,  5B035CA11