Pat

J-GLOBAL ID：200903043861519267

半導体集積回路

Inventor： 阪田 義男 ,  徳野 芳雄 ,  田村 純一 ,  上原 由美子
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 大西 健治
Gazette classification：公開公報
Application number (International application number)：1997239816
Publication number (International publication number)：1999085562
Application date： Sep. 04, 1997
Publication date： Mar. 30, 1999
Summary：

【要約】【目的】 サイズを縮小化を実現するスキャンパス回路を有する半導体集積回路を提供する。【解決手段】 第1のクロック信号MCK、第2のクロック信号TCK、及びモード設定信号MODEに基づき制御信号を発生する制御信号発生回路と、発生した制御信号により動作制御される複数のスキャンパス回路とを設ける。

Claim (excerpt)：

必要な処理を行なうための複数の処理回路と、前記複数の処理回路に対応して設けられ、第1の動作モード時には各々独立して動作し、第2の動作モード時には縦続接続されることによりシフトレジスタとして動作する複数のデータ保持回路とを有する半導体集積回路において、おのおのが、対応する前記処理回路からの出力信号が入力される第1のデータ入力端子と、他のデータ保持回路の出力信号または所望のデータが入力される第2のデータ入力端子と、第1の出力端子と、クロック信号を入力するクロック入力端子とを有し、第1及び第2の制御信号に応じて、該第1のデータ入力端子からの入力あるいは該第2のデータ入力端子からの入力の一方が許可され、該クロック信号に応じて、入力が許可されたデータ入力端子から入力される信号を格納して該第1の出力端子から出力する前記複数のデータ保持回路と、第1の動作モードにおいて用いられる第1のクロック信号が入力される第1のクロック入力端子と、第2の動作モードにおいて用いられる第2のクロック信号が入力される第2のクロック入力端子と、該第1の動作モードと該第2の動作モードとを切り替える動作モード設定信号が入力される動作モード入力端子と、これらの入力端子に入力された信号の状態に基づいて少なくとも前記第1及び第2の制御信号を生成して出力するとともに該第1あるいは該第2のクロック信号の一方を前記クロック信号として出力する制御信号生成回路とを、有することを特徴とする半導体集積回路。

IPC (4)：

G06F 11/22 360 ,  G06F 11/22 310 ,  G01R 31/28 ,  H01L 21/82

FI (5)：

G06F 11/22 360 P ,  G06F 11/22 310 D ,  G01R 31/28 G ,  G01R 31/28 V ,  H01L 21/82 C