Pat

J-GLOBAL ID：200903044049862213

共用メモリアクセス制御方法

Inventor： 斉藤 武克 ,  佐藤 豊
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1993102169
Publication number (International publication number)：1994314231
Application date： Apr. 28, 1993
Publication date： Nov. 08, 1994
Summary：

【要約】【目的】2以上のプロセッサ各々がプログラムにより1以上の共用メモリ各々を同時並行可としてアクセスすること。【構成】例えばプロセッサ10,20からそれぞれ共用メモリ50,60へのメモリアクセス要求が同時に優先順位機能付き調停回路40にあった場合、回路40による制御下に、プロセッサ10,20各々はその制御バス、アドレスバスおよびデータバスがそのアクセス対象としてのメモリ50,60にそれぞれ選択的に接続され状態でメモリ50,60を同時にアクセスし得るものである。

Claim (excerpt)：

2以上のプロセッサ各々が、1以上設けられている単一ポートの共用メモリ各々を任意にアクセスする際での共用メモリアクセス制御方法であって、プロセッサ各々から、アクセスアドレスとともにメモリアクセス要求があった場合、該アクセスアドレス各々の連続アドレス空間での位置を判定することによって、メモリアクセス要求対応にアクセス対象としての共用メモリが識別された上、該識別結果にもとづく選択制御下に、上記メモリアクセス要求に係るプロセッサ各々は、該プロセッサの制御バス、アドレスバスおよびデータバスが上記アクセス対象としての共用メモリに選択的に接続せしめられた状態で、メモリアクセスが並行可として行われるようにした共用メモリアクセス制御方法。

IPC (3)：

G06F 12/00 571 ,  G06F 13/362 510 ,  G06F 15/16 350