Pat

J-GLOBAL ID：200903044059259957

センスアンプ

Inventor： 古賀 徹 ,  松宮 正人
Applicant, Patent owner： 富士通株式会社
Agent (1)： 平戸 哲夫
Gazette classification：公開公報
Application number (International application number)：1994210816
Publication number (International publication number)：1996077779
Application date： Sep. 05, 1994
Publication date： Mar. 22, 1996
Summary：

【要約】【目的】対をなすデータ伝送路に流れ込む電流の差を検出することにより、対をなすデータ伝送路が伝送するデータを検出する電流検出型のセンスアンプに関し、安定した動作を確保する。【構成】データ検出時、pMOSトランジスタ18に流れる電流i18がpMOSトランジスタ23に流れる電流i23よりも小さい場合、pMOSトランジスタ20のソース電圧が降下の途中で上昇しないように、電流補償回路76によって、pMOSトランジスタ20に流れる電流を補償し、pMOSトランジスタ23に流れる電流i23がpMOSトランジスタ18に流れる電流i18よりも小さい場合には、pMOSトランジスタ25のソース電圧が降下の途中で上昇しないように、電流補償回路77によって、pMOSトランジスタ25に流れる電流を補償する。

Claim (excerpt)：

一端を電源線に接続され、他端を第1のデータ伝送路に接続された第1の負荷素子と、第1の被制御電極を前記第1の負荷素子の他端に接続された第1の電界効果トランジスタと、第1の被制御電極を前記第1の電界効果トランジスタの第2の被制御電極に接続され、第2の被制御電極を接地され、所定の制御信号により導通、非導通が制御される第2の電界効果トランジスタとを設けてなる第1の電流検出回路と、一端を前記電源線に接続され、他端を前記第1のデータ伝送路と対をなす第2のデータ伝送路に接続された第2の負荷素子と、第1の被制御電極を前記第2の負荷素子の他端に接続された第3の電界効果トランジスタと、第1の被制御電極を前記第3の電界効果トランジスタの第2の被制御電極に接続され、第2の被制御電極を接地され、前記所定の制御信号により導通、非導通が制御される第4の電界効果トランジスタとを設けてなる第2の電流検出回路と、第1の入力端を前記第2の電界効果トランジスタの第1の被制御電極に接続され、第2の入力端を前記第4の電界効果トランジスタの第1の被制御電極に接続され、第1の出力端に第1のセンスアンプ出力、第2の出力端に前記第1のセンスアンプ出力と反転関係にある第2のセンスアンプ出力を得るようにされた差動増幅回路とを有し、前記第1の電界効果トランジスタの制御電極を前記第4の電界効果トランジスタの第1の被制御電極に接続され、前記第3の電界効果トランジスタの制御電極を前記第2の電界効果トランジスタの第1の被制御電極に接続されてなるセンスアンプにおいて、データ検出時、前記第1の電界効果トランジスタに流れる電流が前記第3の電界効果トランジスタに流れる電流よりも小さい場合、前記第2の電界効果トランジスタの第1の被制御電極の電圧が降下の途中で上昇しないように、前記第2の電界効果トランジスタに流れる電流を補償する第1の電流補償回路と、データ検出時、前記第3の電界効果トランジスタに流れる電流が前記第1の電界効果トランジスタに流れる電流よりも小さい場合、前記第4の電界効果トランジスタの第1の被制御電極の電圧が降下の途中で上昇しないように、前記第4の電界効果トランジスタに流れる電流を補償する第2の電流補償回路とを設けて構成されていることを特徴とするセンスアンプ。