Pat

J-GLOBAL ID：200903044118930129

MIS型電界効果トランジスタの製造方法

Inventor： 藤本 卓巳
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 山口 巖
Gazette classification：公開公報
Application number (International application number)：1992178713
Publication number (International publication number)：1994029525
Application date： Jul. 07, 1992
Publication date： Feb. 04, 1994
Summary：

【要約】【目的】ドレイン領域のチャネル側に低不純物濃度領域とその上のフィールド酸化膜を形成する高耐圧MISFETのソース抵抗の増大を防止する。【構成】窒化膜マスクをはさむ二つの領域にイオン注入し、その領域を低不純物濃度領域とすると共にその上に厚い酸化膜を形成し、ドレイン側ではその酸化膜からフィールド酸化膜を形成するが、ソース側ではその酸化膜を除去することによりソース抵抗の増大を防ぐ。あるいは、窒化膜を上下の酸化膜ではさみ、その3膜を通してイオン注入し、イオン注入領域を低不純物濃度にすると共に、そのドレイン側のみで窒化膜の一部を除去してその部分にフィールド酸化膜をつくることにより、ソース抵抗の増大を防ぐ。

Claim (excerpt)：

第一導電形の半導体層の表面を酸化膜で覆う工程と、その酸化膜の上に形成した窒化膜マスクをはさむ領域にイオン注入する工程と、窒化膜マスクに覆われない部分の酸化膜上に厚い酸化膜を成長させ、またイオン注入された領域を第二導電形の低不純物濃度領域とする酸化拡散工程と、窒化膜マスクの一方の側の低不純物濃度領域上の前記厚い酸化膜を除去してソース電極接触部を形成し、窒化膜マスクの他方の側の低不純物濃度領域上の前記厚い酸化膜の窒化膜マスクに近い部分を残してフィールド酸化膜とし、遠い部分を除去してドレイン電極接触部を形成する工程と、窒化膜マスクを除去し、そのあとにゲート酸化膜を介してゲート電極を形成する工程とを含むことを特徴とするMIS型電界効果トランジスタの製造方法。

IPC (2)：

H01L 29/784 ,  H01L 21/336

FI (2)：

H01L 29/78 301 S ,  H01L 29/78 301 P