Pat

J-GLOBAL ID：200903044172211960

半導体装置の製造方法

Inventor： 関根 誠
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 後藤 洋介 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994049034
Publication number (International publication number)：1995263373
Application date： Mar. 18, 1994
Publication date： Oct. 13, 1995
Summary：

【要約】 (修正有)【目的】 耐熱性に優れ、かつ浅い接合を有する半導体装置の得られる半導体装置の製造方法を提供する。【構成】 ゲート酸化膜104を介して多結晶シリコンのゲート電極105を形成し、ゲート電極105の側面にサイドウォールスペーサ106を形成する。ゲート電極105上とソースおよびドレインになるウエル102表面の自然酸化膜を除去しゲート電極105上およびウエル102表面に選択気相化学成長法によってタングステン107を成長させ、全面にチタンシリサイド108を堆積し、全体を熱処理することによってタングステン107をタングステンシリサイド109にする。チタンシリサイド108を除去してタングステンシリサイド107を露出させ、イオン注入法によってタングステンシリサイド109を通してウエル102に不純物を拡散してソースおよびドレインであるn+拡散層110を形成する。

Claim (excerpt)：

半導体基板表面に選択的に分離領域を形成し、該分離領域に囲まれた領域にゲート酸化膜を介して多結晶シリコンゲートを形成し、該多結晶シリコンゲートの側面にサイドウォールスペーサを形成する工程と、前記多結晶シリコンゲート上とソースおよびドレインになる前記半導体基板表面の自然酸化膜を除去する工程と、前記多結晶シリコンゲート上および前記半導体基板表面に選択気相化学成長法によってタングステンを成長させ、全面にチタンシリサイドを堆積し、全体を熱処理することによって前記タングステンをタングステンシリサイドにする工程と、前記チタンシリサイドを除去して前記タングステンシリサイドを露出させる工程と、イオン注入法によって前記半導体基板に不純物を拡散してソースおよびドレインを形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (5)：

H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/266 ,  H01L 29/78 ,  H01L 21/336

FI (3)：

H01L 21/265 M ,  H01L 29/78 301 Y ,  H01L 29/78 301 P