Pat

J-GLOBAL ID：200903044190938673

半導体素子およびその形成方法

Inventor： 北畠 真 ,  横川 俊哉 ,  楠本 修 ,  内田 正雄 ,  高橋 邦方
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 岩橋 文雄 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999299647
Publication number (International publication number)：2001119025
Application date： Oct. 21, 1999
Publication date： Apr. 27, 2001
Summary：

【要約】 (修正有)【課題】 α-SiC(0001)Si面にトレンチ構造を形成し酸化した絶縁ゲート型半導体素子は高耐圧を保ってチャンネル領域に効率的に電界を印可することができず、プレーナタイプのチャンネル領域を含む絶縁ゲート型半導体素子を形成するとチャンネル領域にイオン打ち込みの損傷が残り高移動度が実現できない。【解決手段】 n型SiC基板31上に成長させたn型層32と、さらにその上に成長させたp型層33を含み、上記p型層33の一部に例えばイオン打ち込みし熱処理することにより半導体的性質を変化させたn型の部分34が存在し、n型の部分34の少なくとも一部が上記n型層32と電気的に連続であることを特徴とする絶縁ゲート型半導体素子である。

Claim (excerpt)：

少なくとも、基板上に成長させたn型層と、さらにその上に成長させたp型層を含み、上記p型層の一部に例えばイオン打ち込みをすることにより半導体的性質を変化させたn型の部分が存在し、上記n型の部分の少なくとも一部が上記n型層と電気的に連続であることを特徴とする半導体素子。

IPC (2)：

H01L 29/78 ,  H01L 21/336

FI (3)：

H01L 29/78 652 J ,  H01L 29/78 652 T ,  H01L 29/78 658 A