Pat

J-GLOBAL ID：200903044278667076

半導体装置及びその製造方法

Inventor： 阿部 和則 ,  竹内 之治
Applicant, Patent owner： 新光電気工業株式会社
Agent (1)： 綿貫 隆夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996169888
Publication number (International publication number)：1998022411
Application date： Jun. 28, 1996
Publication date： Jan. 23, 1998
Summary：

【要約】【課題】 チップサイズパッケージの熱放散性、電気的特性を改善し、製造を容易にして、製造コストの引き下げを図る。【解決手段】 半導体チップ10の電極端子8が形成された領域の内側領域に、一端が外部接続端子に接続され他端が前記電極端子8に電気的に接続される配線パターン18が電気的絶縁性フィルム17に支持されて形成された配線パターンフィルム16が、電気的絶縁性を有する接着層15を介して接着されるとともに、前記配線パターン18の他端側の露出部分が樹脂材30aによって封止された半導体装置において、前記接着層が、内層に導体層34を設けた多層接着フィルム30により形成されたことを特徴とする。

Claim (excerpt)：

半導体チップの電極端子が形成された領域の内側領域に、一端が外部接続端子に接続され他端が前記電極端子に電気的に接続される配線パターンが絶縁性フィルムに支持されて形成された配線パターンフィルムが、電気的絶縁性を有する接着層を介して接着されるとともに、前記配線パターンの他端側の露出部分が樹脂材によって封止された半導体装置において、前記接着層が、内層に導体層を設けた多層接着フィルムにより形成されたことを特徴とする半導体装置。

IPC (3)：

H01L 23/12 ,  H01L 21/60 311 ,  H01L 21/60

FI (3)：

H01L 23/12 L ,  H01L 21/60 311 S ,  H01L 21/60 311 R