Pat

J-GLOBAL ID：200903044304263639

電界効果トランジスタを含む半導体装置

Inventor： ▲高▼杉 知
Applicant, Patent owner： ローム株式会社
Agent (1)： 古谷 栄男 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993008381
Publication number (International publication number)：1994295926
Application date： Jan. 21, 1993
Publication date： Oct. 21, 1994
Summary：

【要約】【目的】 ゲート耐圧を低下させることなく、gmが高いFETを提供する。【構成】 n-Al0.15Ga0.85As層5から供給された電子は、i-In0.2Ga0.8As層7a,7bを走行する。Al組成比の違いから、i-Al0.3Ga0.7As層8a,8bのポテンシャル障壁の高さは、n-Al0.15Ga0.85As層5より高くなり、電子のとじ込め効果が高くなり、gmが増大する。また、ゲート電極45が接する半導体層はi-Al0.3Ga0.7As層8bであるので、ゲート耐圧も向上する。

Claim (excerpt)：

半絶縁性半導体基板上に設けられた複数の半導体層、前記複数の半導体層上に設けられたゲート電極、を有する半導体装置であって、前記複数の半導体層は少なくとも、A)電子供給層、B)電子供給層を挟み込むように形成され、電子親和力が前記電子供給層よりも大きいとともに、ドナー不純物が添加されていない2つのチャネル層、C)前記2つのチャネル層のうち、半導体基板側のチャネル層を第1のチャネル層とし、第1のチャネル層と半導体基板の間に形成された半導体層であって、電子親和力が前記電子供給層よりも小さいとともに、ドナー不純物が添加されていない第1のバリア層、D)前記2つのチャネル層のうち、ゲート電極側のチャネル層を第2のチャネル層とし、第2のチャネル層とゲート電極との間に形成された半導体層であって、電子親和力が前記電子供給層よりも小さいとともに、ドナー不純物が添加されていない第2のバリア層、を備えているとともに前記電子供給層は、ドナー不純物が添加されているとともに、前記第1および前記第2のチャネル層に電子を供給することにより、全域で電荷空乏層化していること、を特徴とする半導体装置。

IPC (2)：

H01L 21/338 ,  H01L 29/812