Pat

J-GLOBAL ID：200903044330343608

半導体装置

Inventor： 松下 憲一
Applicant, Patent owner： 株式会社東芝
Agent (1)： 則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1991223230
Publication number (International publication number)：1993063213
Application date： Sep. 04, 1991
Publication date： Mar. 12, 1993
Summary：

【要約】【構成】 n- 型Si層1(第1導電型の高抵抗層;n- 基板)表面に高不純物濃度のp+ 型層2(第2導電型の高濃度層)及びn+ 型層9(第1導電型の高濃度層)が形成され、p+ 型層2周囲に低不純物濃度のp- 型層6(第2導電型の低濃度層)が形成されている。p- 型層6の不純物総量は2.0×1012[cm-2]以上、3.0×1012[cm-2]以下である。表面には絶縁膜7を介して高抵抗膜8が形成されている。前記n+ 型層9とp+ 型層2との距離を1としたとき、前記p- 型層6の長さを0.2乃至0.5とした半導体装置である。【効果】 不純物濃度及び長さを制御することでこのp- 型層6が完全に空乏化するため、安定して高耐圧プレ-ナ素子を得ることができる。

Claim (excerpt)：

第1導電型の高抵抗層に選択的に第2導電型の高濃度層及び第1導電型の高濃度層が形成され、この第2導電型の高濃度層に接して、その周囲に第2導電型の低濃度層が形成されている半導体装置において、前記第2導電型の高濃度層から前記第2導電型の低濃度層、更にその外側の高抵抗層上にまたがって絶縁膜が形成され;この絶縁膜上に、一端が前記第1導電型の高濃度層の電位に固定され、他端が前記第2導電型の高濃度層の電位に設定された高抵抗膜が形成され、この高抵抗膜のうち、前記第2導電型の高濃度層から近い外側周辺部分は低抵抗導電体膜になっており;前記第2導電型の低濃度層の、素子表面から見た時の単位面積あたりの不純物が2.0×1012[cm-2]以上、3.0×1012[cm-2]以下であり、前記第2導電型の高濃度層と第1導電型の高濃度層との距離を1としたとき、前記第2導電型の低濃度層の部分の長さを0.2乃至0.5としたことを特徴とする半導体装置。

IPC (2)：

H01L 29/91 ,  H01L 29/06