Pat

J-GLOBAL ID：200903044337100530

半導体装置およびその製造方法

Inventor： 名倉 徹 ,  上田 公大
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1999020221
Publication number (International publication number)：2000223701
Application date： Jan. 28, 1999
Publication date： Aug. 11, 2000
Summary：

【要約】【課題】 トランジスタのリーク電流を抑えることができるように改良された半導体装置を提供することを主要な目的とする。【解決手段】 半導体基板1の上に、ゲート電極5が設けられている。半導体基板1の表面であって、ゲート電極5の、ゲート長方向Yにおける両側に、1対のp型のソース/ドレイン層9が設けられている。半導体基板1の表面に、ソース/ドレイン層9を、ゲート電極5の幅方向Xから挟むように、ゲート電極5のゲート幅を決定するn型のゲート幅決定層15が設けられている。ソース/ドレイン層9とゲート幅決定層15は、PN接合によって分離されている。

Claim (excerpt)：

半導体基板と、前記半導体基板の上に設けられたゲート電極と、前記半導体基板の表面であって、かつ前記ゲート電極の、ゲート長方向における、両側に設けられた、1対の第1導電型のソース/ドレイン層と、前記半導体基板の表面に設けられ、かつ前記ソース/ドレイン層を前記ゲート電極の幅方向から挟むように設けられ、前記ゲート電極のゲート幅を決める第2導電型のゲート幅決定層とを備え、前記ソース/ドレイン層と前記ゲート幅決定層はPN接合によって分離されている半導体装置。

IPC (6)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/761 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/786

FI (5)：

H01L 29/78 301 R ,  H01L 21/28 301 D ,  H01L 21/76 J ,  H01L 27/08 321 D ,  H01L 29/78 621

F-Term (46)：

4M104DD84 ,  4M104DD99 ,  4M104GG10 ,  4M104HH20 ,  5F032AA09 ,  5F032AA13 ,  5F032AB02 ,  5F032CA03 ,  5F032CA20 ,  5F040DA00 ,  5F040DA27 ,  5F040DB01 ,  5F040DB03 ,  5F040EB12 ,  5F040EC01 ,  5F040EC07 ,  5F040EC13 ,  5F040EK00 ,  5F040EK01 ,  5F040EM00 ,  5F040FA05 ,  5F048AA07 ,  5F048AC03 ,  5F048AC04 ,  5F048BA01 ,  5F048BA16 ,  5F048BB05 ,  5F048BB08 ,  5F048BB12 ,  5F048BE03 ,  5F048BG12 ,  5F048BH02 ,  5F048BH04 ,  5F110AA06 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110GG02 ,  5F110NN61 ,  5F110NN62 ,  5F110NN66 ,  5F110NN80