Pat

J-GLOBAL ID：200903044361486288

複合ゲート電極を有するMOSトランジスタ及びその製造方法

Inventor： チャウ,ロバート・エス ,  フレーザー,デビッド・ビイ ,  カディーン,ケネス・シイ ,  ラガーヴァン,ゴパル ,  ヤウ,レオポルド・ディ
Applicant, Patent owner： インテル・コーポレーション
Agent (1)： 山川 政樹 (外5名)
Gazette classification：公表公報
Application number (International application number)：1994514179
Publication number (International publication number)：1996508851
Application date： Nov. 16, 1993
Publication date： Sep. 17, 1996
Summary：

【要約】標準的なCMOS製造プロセスが適用可能な複合ゲート電極を有する新規な高信頼度、高性能MOSトランジスタ(300)。複合ゲート電極は、高導電性の導電層(304)上に形成されたポリシリコン層(302)よりなる。複合ゲート電極は、シリコン・基板(308)上に形成されたゲート絶縁層(301)上に形成される。基板中には、複合ゲート電極の外縁に位置を自己整合させて一対のソース/ドレイン領域(310a,310b)が形成される。

Claim (excerpt)：

第1の導電型の基板に形成された金属酸化物半導体電界効果トランジスタにおいて、 上記基板上に形成されたゲート絶縁層と、 上記ゲート絶縁層上に形成された導電層、 上記導電層上に形成されかつ上記導電層とほぼ同じ長さ及び幅を有するポリシリコン層、を有する複合電極と、 上記基板中に上記複合ゲート電極の外縁と位置を合わせて形成された第2の導電型の一対のソース/ドレイン領域と、を具備した金属酸化物半導体電界効果トランジスタ。

IPC (3)：

H01L 29/78 ,  H01L 21/336 ,  H01L 29/43

FI (3)：

H01L 29/78 301 G ,  H01L 29/78 301 L ,  H01L 29/46 A

Patent cited by the Patent：

Cited by examiner (5)

• 特開昭59-079573
  
• 特開昭59-136973
  
• 特開昭59-177968
  
• 特開昭63-300562
  
• 特開昭63-132479