Pat

J-GLOBAL ID：200903044378174379

半導体装置及びその製造方法

Inventor： 宇野 彰人 ,  小竹 義則
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993271404
Publication number (International publication number)：1994216240
Application date： Oct. 29, 1993
Publication date： Aug. 05, 1994
Summary：

【要約】 (修正有)【目的】 メモリセル部及び周辺回路部に電界効果型トランジスタを配設した半導体装置において、1度のしきい値制御用不純物のイオン注入により周辺回路のしきい値を低く、メモリセル内のしきい値を高く形成する。【構成】 p型シリコン基板1上にシリコン酸化膜2,シリコン窒化膜3を順次堆積し、シリコン窒化膜3の一部を開口した後、チャンネルストッパ-形成用不純物(ボロン)を斜め方向から注入する。その際、メモリセル部のトランジスタのチャネル長さ方向に直交する面に投影された注入方向が基板表面の法線方向に対して45 ゚程度に大きく傾いている。これにより、ボロンをチャネル領域の端部付近にまで注入する。その後、LOCOS膜6を形成し、メモリセル部及び周辺回路部のトランジスタ形成領域に、同時にしきい値制御用不純物(ボロン)を注入する。

Claim (excerpt)：

メモリセル部及び周辺回路部を備え、上記メモリセル部及び周辺回路部に、ゲート電極,ソース領域,ドレイン領域及び上記ゲート電極の下方のチャネル領域とからなる少なくとも一つの電界効果型トランジスタと、該電界効果型トランジスタを他の領域から分離するための素子分離と、該素子分離の下方に形成されるチャネルストッパーとを配設してなる半導体装置の製造方法であって、上記素子分離を形成する工程と、上記素子分離の下方にチャンネルストッパーを形成する工程と、上記各トランジスタのしきい値制御用不純物をドープする工程とを有し、上記チャネルストッパーの形成工程では、上記メモリセル部のトランジスタのチャネル長さ方向に直交する面に投影されたイオン注入方向が基板表面の法線方向に対して大きく傾くように斜め方向から不純物のイオン注入を行うことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/76 ,  H01L 21/265 ,  H01L 21/316

FI (3)：

H01L 21/265 J ,  H01L 21/265 V ,  H01L 21/94 A

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭52-021732
  
• 特開昭60-086845