Pat

J-GLOBAL ID：200903044404422394

静電保護チップを具えた半導体装置

Inventor： 柴田 健
Applicant, Patent owner： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
Agent (1)： 大日方 富雄
Gazette classification：公開公報
Application number (International application number)：1992290985
Publication number (International publication number)：1994140564
Application date： Oct. 29, 1992
Publication date： May. 20, 1994
Summary：

【要約】【目的】 LSIチップの実効面積を小さくすることなく、静電保護回路機能を半導体装置に設け、静電気やサージ電圧が印加されたときに集積回路部分にその影響が及ばないようにする。【構成】 半導体装置10は、集積回路が形成されたLSIチップ1と、静電保護回路が形成された静電保護チップ2A,2Bを具えている。上記2つのチップを搭載するリードフレーム3は複数の外部ピン31,32...を有し、該外部ピンとLSIチップ1のボンディングパッド11,12...とは、静電保護チップ2に形成された静電保護回路を介して、互いにボンディングワイヤ41a,41b,42a,42b...によって導電接続される。前記静電保護回路は前記外部ピンと同数又はそれより多く設けられ、これら複数の静電保護回路は1つの半導体チップ上に複数個形成される。

Claim (excerpt)：

集積回路が形成された第1の半導体チップと、外部ピンを有し前記第1の半導体チップが搭載されるリードフレームと、前記第1の半導体チップに設けられたボンディングパッドと前記外部ピンとを導電接続させる配線部材とを具えてなる半導体装置において、前記リードフレームには静電保護回路が形成された第2の半導体チップが搭載され、当該静電保護回路を介して前記ボンディングパッドと外部ピンとが前記配線部材にて導電接続されてなることを特徴とする静電保護チップを具えた半導体装置。