Pat

J-GLOBAL ID：200903044411016300

半導体装置とその製法

Inventor： 田原 傑
Applicant, Patent owner： ヤマハ株式会社
Agent (1)： 伊沢 敏昭
Gazette classification：公開公報
Application number (International application number)：1992309589
Publication number (International publication number)：1994140320
Application date： Oct. 23, 1992
Publication date： May. 20, 1994
Summary：

【要約】【目的】 高精度の配線形成を可能にする。【構成】 半導体基板10の表面を覆う絶縁膜12の上にポリSi層14Aを形成した後、層14Aの表面にスパッタ法等によりTi膜16A、Si膜18Aを順次に形成する。Si膜18Aは、レジスト露光時に反射防止膜として作用する。膜18Aの上にレジスト層20Aを形成した後、層20Aにフォトリソグラフィ処理を施すことにより所望の配線パターンに対応してレジスト層20を残存させる。層20をエッチングマスクとして膜18A,16A及び層14Aの積層を選択的にエッチングすることにより該積層の残存部からなる配線層を得る。層20を除去した後、熱処理により膜18A及び16Aの残存部をシリサイド化することにより配線層の表面にチタンシリサイド膜を形成し、配線抵抗を低減してもよい。

Claim (excerpt)：

少なくとも表面が光反射性を有する導電材層と、この導電材層の表面に被着された反射防止膜とを有する配線をそなえた半導体装置において、前記反射防止膜をシリコン膜で構成したことを特徴とする半導体装置。

IPC (2)：

H01L 21/027 ,  H01L 21/3205

FI (3)：

H01L 21/30 361 T ,  H01L 21/88 D ,  H01L 21/88 R

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-245637
  
• 特開昭62-065418
  
• 特開昭63-219214