Pat

J-GLOBAL ID：200903044438238959

強誘電体ゲートトランジスタメモリセルの駆動方法

Inventor： 三原 孝士 ,  中野 洋
Applicant, Patent owner： オリンパス光学工業株式会社 ,  シメトリックス・コーポレーション
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993069472
Publication number (International publication number)：1994282996
Application date： Mar. 29, 1993
Publication date： Oct. 07, 1994
Summary：

【要約】【目的】強誘電体ゲートトランジスタを、SRAMやDRAMと同一の書き込み,消去,読み出し時間を持った非破壊型の不揮発性メモリとして使用できるようにすること。【構成】強誘電体ゲートトランジスタは、p型半導体10上にn型ソース及びドレイン領域12,14を形成し、それらの間のチャネル領域16上に強誘電体薄膜18を形成し、その上部にゲート電極20をつけた構造を有している。上記強誘電体18に電圧Vg を加えて分極を第1の方向に分極化してメモリ情報を消却する。また、上記強誘電体18の抗電圧よりも低く且つ上記電圧Vg とは逆極の電圧VW を上記強誘電体18に加えることによりメモリ情報を書き込む。そして、上記ドレイン12に上記電圧VW よりも低く且つ上記電圧Vg とは逆極の電圧VDRを加えてドレイン電流IDSを読み取ることによりメモリ情報を読み出す。

Claim (excerpt)：

第1の型の半導体上に第2の型のソース及びドレイン領域が形成され、これらソース及びドレイン領域間のチャネル領域上に強誘電体薄膜を形成し、その上部にゲート電極として導電性電極をつけた強誘電体ゲートトランジスタ構造を有する強誘電体ゲートトランジスタメモリセルに於いて、前記強誘電体に第1の電圧を加えて分極を第1の方向に分極化してメモリ情報を消却させ、書き込み時には、前記強誘電体の抗電圧よりも低く且つ前記第1の電圧とは逆極の第2の電圧を前記強誘電体に加えることによりメモリ情報を書き込み、読み出し時には、前記ドレインに前記第2の電圧よりも低く且つ前記第1の電圧とは逆極の第3の電圧を加えてドレイン電流を読み取ることによりメモリ情報を読出す、ことを特徴とする強誘電体ゲートトランジスタメモリセルの駆動方法。

IPC (2)：

G11C 17/04 ,  G11C 11/22

Patent cited by the Patent：

Cited by examiner (4)

• 特開平4-256361
  
• 特開平2-064993
  
• 特開平4-256361
  
• 特開平2-064993