Pat
J-GLOBAL ID：200903044479345433
モータ駆動回路
Inventor：
Applicant, Patent owner：
Agent (1)：
石黒 健二
Gazette classification：公開公報
Application number (International application number)：1995019017
Publication number (International publication number)：1996223984
Application date： Feb. 07, 1995
Publication date： Aug. 30, 1996
Summary：
【要約】【目的】 第3MOS-FET3をオンした時に還流電流が流れるようにして、第3MOS-FET3の消費電力および発熱量を抑えることにより放熱フィンを小型化する。【構成】 バッテリ10と接地間に、4個の第1〜第4MOS-FET1〜4をブリッジ接続し、且つ第1MOS-FET1をオンし、第4MOS-FET4をオフした状態で、第2MOS-FET2をPWF制御にて制御することにより、直流モータ6の速度制御を行うモータ駆動回路Aにおいて、第3MOS-FET3を第2MOS-FET2の逆の論理でPWM制御するようにした。これにより、第3MOS-FET3をオンした時に還流電流が流れるようになるので、第3MOS-FET3の消費電力が第1、第2MOS-FET1、2の消費電力とほぼ同じになるまで小さくなる。
Claim (excerpt)：
電源側に2個の第1、第3トランジスタを並列接続し、接地側に2個の第2、第4トランジスタを並列接続し、前記第1、第4トランジスタを直列接続し、前記第3、第2トランジスタを直列接続することにより、前記電源と接地間に4個の第1〜第4トランジスタをブリッジ接続したブリッジ回路と、このブリッジ回路の前記第1、第4トランジスタを結ぶ結線と前記第3、第2トランジスタを結ぶ結線とを接続する給電線中に設けられた直流モータと、前記第1トランジスタをオン、前記第4トランジスタをオフさせる第1駆動回路と、この第1駆動回路の作動中に、前記第2トランジスタをオン、オフさせる第2駆動回路とを備え、前記第2トランジスタがオフした時に前記第3トランジスタに還流電流が流れるモータ駆動回路において、前記第2駆動回路は、前記第2トランジスタがオンした時に前記第3トランジスタをオフし、前記第2トランジスタがオフした時に前記第3トランジスタをオンする制御回路を有することを特徴とするモータ駆動回路。
IPC (3)：
H02P 7/288
, B62D 5/04
, H02P 7/29
H02P 7/288 C
, B62D 5/04
, H02P 7/29 A
