Pat
J-GLOBAL ID：200903044560218047
MIS型電界効果トランジスタ及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992052830
Publication number (International publication number)：1993259449
Application date： Mar. 11, 1992
Publication date： Oct. 08, 1993
Summary：
【要約】【目的】 MISFETのサブスレッショルド因子を小さく保ち同時にしきい電圧を制御できるデバイス構造とその製造方法を提供すること。【構成】 表面型MISFETのチャネル領域104内において、反転層が形成される領域107の不純物濃度を、反転層が形成されない領域108の不純物濃度よりも高くする。このような構造を実現するために、基板101表面に堆積された薄膜(SiO2 膜、ゲート電極)から基板101へ不純物を拡散する方法、基板101表面にエピタキシャル成長、イオン注入、気相導入等により高濃度Si層を形成する方法を採用する。【効果】 サブスレッショルド因子が小さく同時に適正なしきい電圧を備えたMISFETを実現できる。
Claim (excerpt)：
第1導電型半導体基板上に絶縁膜を介して形成されたゲート電極と、前記半導体基板内における前記ゲート電極直下のチャネル形成領域の一方の側に設けられ前記第1導電型とは逆の第2導電型ソース領域と、前記半導体基板内における前記チャネル空乏層領域の他方の側に設けられた前記第2導電型ドレイン領域と、前記チャネル形成領域の表面に形成され、前記第1導電型の不純物に関し該チャネル形成領域中における反転層が形成される領域の不純物濃度が最大となる不純物濃度プロファイルを形成する基板表面第1導電型高濃度層とを備えているMIS型電界効果トランジスタ。
FI (2)：
H01L 29/78 301 H
, H01L 29/78 311 H
