Pat

J-GLOBAL ID：200903044573954079

メモリ判定方法

Inventor： 福田 宏 ,  松野 庸一 ,  葭本 眞一
Applicant, Patent owner： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
Agent (1)： 徳若 光政
Gazette classification：公開公報
Application number (International application number)：1996083110
Publication number (International publication number)：1997245497
Application date： Mar. 12, 1996
Publication date： Sep. 19, 1997
Summary：

【要約】【課題】 簡単な構成でバースト不良を判別することができるメモリ判別方法を提供する。【解決手段】 半導体記憶装置におけるX又はY方向のいずれか少なくとも1つの方向に対して先頭アドレスを複数アドレス分だけ飛び飛びに設定し、メモリセルがマトリックス配置されてなるアドレス空間を斜め方向にスキャンさせてメモリセルの良否判定を行うフィールドテストを上記飛び飛びの複数アドレスに対応した複数フィールド毎の良否判定を行い、複数の連続したフィールドでの不良が検出されないことをもって大凡良品メモリと判定する。

Claim (excerpt)：

メモリセルがマトリックス配置された半導体記憶装置におけるX又はY方向のいずれか少なくとも1つの方向に対して先頭アドレスを複数アドレス分だけ飛び飛びに設定し、上記メモリセルがマトリックス配置されてなるアドレス空間を斜め方向にスキャンさせてメモリセルの良否判定を行うフィールドテストを上記飛び飛びの複数アドレスに対応した複数フィールド毎の良否判定を行い、複数の連続したフィールドでの不良が検出されないことをもって大凡良品メモリと判定してなることを特徴とするメモリ判定方法。

IPC (2)：

G11C 29/00 303 ,  H01L 21/66

FI (2)：

G11C 29/00 303 A ,  H01L 21/66 W