Pat

J-GLOBAL ID：200903044584268193

多重量子障壁、半導体レーザチップとその製造方法

Inventor： 元田 隆 ,  加藤 学
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 吉田 茂明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994262256
Publication number (International publication number)：1996125261
Application date： Oct. 26, 1994
Publication date： May. 17, 1996
Summary：

【要約】【目的】 レーザダイオードの活性層とp型クラッド層との間に設けられる多重量子障壁の抵抗を低減する。【構成】 多重量子障壁を構成しているバリア層とウェル層のうちバリア層に引っ張り歪みを入れることによって、バリア層のバンド構造15cの価電子帯端とウェル層のバンド構造15bの価電子帯端との差ΔEvが減少する。また、バリア層の引っ張り歪みによって、ホールの有効質量が減少し、ホールの移動度が増加する。【効果】 ΔEvが小さくなることによって、ホールの移動が容易になる。また、ホールの移動度が増加することによってバリア層の抵抗を低減することができる。

Claim (excerpt)：

異なる種類の半導体からなるバリア層とウェル層とを積層した多層へテロ構造を有する多重量子障壁において、少なくとも前記バリア層またはウェル層が歪みを持つことを特徴とする、多重量子障壁。