Pat

J-GLOBAL ID：200903044607159443

半導体装置及びその製造方法

Inventor： 寺島 知秀
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守
Gazette classification：公開公報
Application number (International application number)：1992073709
Publication number (International publication number)：1993275685
Application date： Mar. 30, 1992
Publication date： Oct. 22, 1993
Summary：

【要約】 (修正有)【目的】 オン電圧が低く、スイッチングスピードが速く、スイッチングロスの小さい半導体装置を得る。【構成】 電極9,10の間にp+ 基板2と凸部3を有するn- エピタキシャル層1とn+ 拡散領域4とp+ 拡散領域13が形成されており、凸部3とn+ 拡散領域4を挟んで絶縁膜5の上に制御電極6が形成されている。電極9に対して電極10の電位を上げた状態で、制御電極6の電位を上下することによって、n- エピタキシャル層1でポテンシャルバリアーが生じたり、伝導度変調を起こしたりすることにより半導体装置がターンオフ、ターンオン状態になる。【効果】 n+ 拡散領域4の面積を変えずに、ターンオフ時に注入されたホールがp+ 拡散領域13を介して引き抜かれ、ホールを引き抜くときの抵抗が小さく距離が短くなる。従ってオン電圧を低く保ったまま、スイッチングロスが小さくスイッチングスピードが速くなる。

Claim (excerpt)：

第1主面と第2主面とを有する第1導電型の第1の半導体層と、前記第1の半導体層の前記第1主面上に形成された第2導電型の第2の半導体層とを備え、前記第1の半導体層は前記第2主面上に選択的に形成された凸部を有し、前記凸部の上面に形成された前記第1の半導体層より低抵抗の第1導電型の第1の半導体領域と、前記第1の半導体層の前記凸部及び前記第1の半導体領域の一方側面に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された第1の制御電極と、前記一方側面に対向する前記凸部及び前記第1の半導体領域の他方側面に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された第2の制御電極と、前記第1の半導体領域の表面に前記第1の絶縁膜に接して選択的に形成された第2導電型の第2の半導体領域と、前記第1の半導体領域の表面に前記第2の絶縁膜に接して選択的に形成された第2導電型の第3の半導体領域と、前記第1及び第2の制御電極とは独立し、前記第1、第2及び第3の半導体領域に接して形成された第1の主電極と、前記第2の半導体層に接して形成された第2の主電極と、をさらに備えた半導体装置。

IPC (2)：

H01L 29/74 ,  H01L 29/784

Patent cited by the Patent：

Cited by examiner (1)

• 絶縁ゲート型サイリスタ
  Gazette classification：公開公報   Application number：特願平3-213226   Applicant：株式会社東芝