Pat
J-GLOBAL ID：200903044641115935
半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1993203524
Publication number (International publication number)：1995058280
Application date： Aug. 18, 1993
Publication date： Mar. 03, 1995
Summary：
【要約】【目的】 複数チップ搭載の半導体装置に関し,チップサイズを低減し, チップを重ね合わせる際にチップ間接続を容易に且つ確実にしてデバイスの小型化と,チップ間の干渉によるノイズ障害発生を防止する。【構成】 1)回路が個々のチップに分離して各チップの表面に形成され,これらのチップ11, 12が裏面どうし重ねられ,重ね合わされたチップ相互間で回路間接続を行う入出力端子がチップに開けられたスルーホール内に形成された接続用導電体19で接続されてなり,該入出力端子は重ね合わされたチップ相互間で鏡像関係に配置されている,2)前記重ね合わされたチップ間に絶縁膜22, 23を介してシールド用導電膜21を有する,3)前記重ね合わされたチップ間に絶縁膜22を有し,且つ一方のチップはp型半導体基板を用い,他方のチップはn型半導体基板を用いて形成され,何れかの基板が電源電位または接地電位に接続されてなる。
Claim (excerpt)：
回路が個々のチップに分離して各チップの表面に形成され,これらのチップが裏面どうし重ねられ,該重ね合わされたチップ(11), (12)相互間で回路間接続を行う入出力端子がチップに開けられたスルーホール内に形成された接続用導電体(19)で接続されてなり,該入出力端子は該チップ相互間で鏡像関係に配置されていることを特徴とする半導体装置。
IPC (3)：
H01L 25/065
, H01L 25/07
, H01L 25/18
