半導体装置の製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：稲岡耕作 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999197181
Publication number (International publication number)：2001023933
Application date： Jul. 12, 1999
Publication date： Jan. 26, 2001
Summary：

【要約】【課題】プロセスコストの増加を招くことなく、ボイドやストリンガーなどの不良が発生することを防止できる半導体装置の製造方法を提供する。【解決手段】バリアメタルパターン15A,15Bの周囲へのサイドウォール17Aの形成後、バリアメタルパターン15A,15Bの露出した表面にパラジウム層18が形成される。その後、銅イオンを含むめっき液による無電解めっきが行われる。めっき液には、バリアメタルパターン15A,15Bのエッジ部分における銅の成長を抑制する成長抑制剤が添加されており、バリアメタルパターン15A,15B上には、断面略台形状の銅配線13A,13Bが形成される。その後、第1層間絶縁膜12上に、たとえばCVD法で第2層間絶縁膜14の材料を堆積させることにより、オーバーハング形状部分を有していない第2層間絶縁膜14を得ることができる。

Claim (excerpt)：

半導体基板上の第1絶縁膜の表面に配線パターンに対応したバリアメタルパターンを形成する工程と、このバリアメタルパターンの表面に、無電解めっきにおける銅析出反応の触媒となる材料からなる触媒層を形成する工程と、この触媒層の形成後に、上記バリアメタルパターンのエッジ部分における銅の成長を抑制するための成長抑制剤が添加されためっき液を用いた無電解めっきを行うことにより、上記バリアメタルパターンの表面に略台形状の断面形状を有する銅配線を形成する工程と、この銅配線の形成後に、上記第1絶縁膜および銅配線を覆う第2絶縁膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/288 , C23C 18/38 , H01L 21/3205

FI (4)：

H01L 21/288 M , C23C 18/38 , H01L 21/88 B , H01L 21/88 M

F-Term (42)：

4K022AA01 , 4K022AA41 , 4K022BA08 , 4K022BA35 , 4K022CA06 , 4K022CA08 , 4K022CA19 , 4K022CA20 , 4K022CA21 , 4K022DA01 , 4K022DB01 , 4M104BB04 , 4M104BB30 , 4M104BB32 , 4M104BB33 , 4M104DD37 , 4M104DD47 , 4M104DD53 , 4M104EE06 , 4M104EE09 , 4M104EE14 , 4M104EE15 , 4M104FF08 , 4M104FF18 , 4M104GG13 , 4M104HH20 , 5F033HH11 , 5F033HH32 , 5F033HH33 , 5F033HH34 , 5F033MM01 , 5F033MM05 , 5F033MM13 , 5F033PP15 , 5F033PP28 , 5F033QQ09 , 5F033QQ31 , 5F033RR04 , 5F033SS04 , 5F033TT01 , 5F033TT08 , 5F033XX33

Patent cited by the Patent：

Cited by examiner (6)

特開平3-244126
特開昭59-147430
特開平4-234126

Show all

Return to Previous Page