Pat

J-GLOBAL ID：200903044764831244

ROM半導体記憶装置の製造方法

Inventor： 町田 明 ,  田中 庸夫
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 西野 卓嗣
Gazette classification：公開公報
Application number (International application number)：1992068350
Publication number (International publication number)：1993275653
Application date： Mar. 26, 1992
Publication date： Oct. 22, 1993
Summary：

【要約】 (修正有)【目的】 ROMコード書き込みのための工程をできる限り後の工程に繰り下げることによって、ターン・アラウンド・タイム(TAT)の短縮化を図る。【構成】 アルミニウム配線29を形成した後に、マトリックストランジスタ部分の第一の層間絶縁膜27を選択的にエッチングして開口部分を設け、該開口部分に埋め込んだ第二の層間絶縁膜30を拡散源として、リンを熱拡散し、マトリックストランジスタをディプレッション型にする。

Claim (excerpt)：

一導電型の半導体基板(21)上に素子分離絶縁膜(22およびゲート絶縁膜(23)を形成する工程と、前記ゲート絶縁膜(23)を介してゲート電極(24)を形成する工程と、該ゲート電極(24)をマスクとしてイオン注入を行うことによって、逆導電型のソース拡散層(25)およびドレイン拡散層(26)を形成する工程と、LPCVD法によって、第一の層間絶縁膜(27)を形成する工程と、前記第一の層間絶縁膜(27)を選択的にエッチングして、コンタクトホール(28)を形成する工程と、前記第一の層間絶縁膜(27)およびコンタクトホール(28)上にアルミニウム配線(29)を形成する工程と、前記第一の層間絶縁膜(27)を選択的にエッチングして、ディプレッション型となるマトリックストランジスタQMのゲート電極(24)と、該ゲート電極(24)に接する側のソース拡散層(25)およびドレイン拡散層(26)部分を露出する工程と、LPCVD法によって、逆導電型の不純物を含んだ第二の層間絶縁膜(30)を全面に堆積形成する工程と、前記逆導電型の不純物を前記ソース拡散層(25)およびドレイン拡散層(26)の露出した部分から熱拡散して、マトリックストランジスタQMをディプレッション型にする工程と、第二の層間絶縁膜(30)をエッチバックしてその表面を平坦化し、その後Si3N4膜からなる保護膜(31)を形成する工程を具備することを特徴とするROM半導体記憶装置の製造方法。