Pat

J-GLOBAL ID：200903044797825533

半導体装置の製造方法

Inventor： 三原 智 ,  品川 啓介
Applicant, Patent owner： 富士通株式会社
Agent (1)： 高橋 敬四郎
Gazette classification：公開公報
Application number (International application number)：1994199639
Publication number (International publication number)：1996045912
Application date： Aug. 24, 1994
Publication date： Feb. 16, 1996
Summary：

【要約】【目的】 絶縁膜を貫通して半導体基板表面に達するコンタクト孔の形成を含む半導体装置の製造方法に関し、コンタクト孔形成用の絶縁膜のパターニングを含み、工程が簡略化された半導体装置の製造方法を提供することを目的とする。【構成】 この方法は、シリコン基板上に絶縁膜を形成する工程と、前記絶縁膜上にレジストパターンを形成するマスク工程と、前記レジストパターンをエッチングマスクとして絶縁膜をエッチングし、シリコン基板の表面を露出するエッチ工程と、前記レジストパターンのアッシングと前記露出したシリコン基板の表面層のエッチングを同時に行なうアッシング/エッチング工程とを含む。アッシング/エッチング工程を初め高温で後低温で行なってもよい。

Claim (excerpt)：

シリコン基板上に絶縁膜を形成する工程と、前記絶縁膜上にレジストパターンを形成するマスク工程と、前記レジストパターンをエッチングマスクとして絶縁膜をエッチングし、シリコン基板の表面を露出するエッチ工程と、前記レジストパターンのアッシングと前記露出したシリコン基板の表面層のエッチングを同時に行なうアッシング/エッチング工程とを含む半導体装置の製造方法。

IPC (2)：

H01L 21/3065 ,  H01L 21/28

FI (3)：

H01L 21/302 N ,  H01L 21/302 F ,  H01L 21/302 H

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭57-114235
  
• 特開昭56-122129
  
• 特開平2-077125
  
• 特開平4-176121