Pat
J-GLOBAL ID：200903044818393566
レベルシフタ
Inventor：
Applicant, Patent owner：
Agent (1)：
松隈 秀盛
Gazette classification：公開公報
Application number (International application number)：1993242955
Publication number (International publication number)：1995106946
Application date： Sep. 29, 1993
Publication date： Apr. 21, 1995
Summary：
【要約】【目的】 論理レベルを小から大へ変換するレベルシフタにおいて、データ信号変化時の大きな貫通電流を防止した回路を提供すること。【構成】 入力2値信号をラッチするラッチ回路を構成するトランジスタP1,P1′に信号変化時に電流を阻止するトランジスタP2,P2′をそれぞれ直列に接続する。また、P1とP2、及びP1′とP2′に並列に電流容量の小さいトランジスタP3,P3′を接続してレベル変化に急速に応答するようにする。なお、P3,P3′はなくてもよい。
Claim (excerpt)：
電源とアース間に直列接続された第1P型トランジスタ及び第1N型トランジスタと、前記電源とアース間に直列接続された第2P型トランジスタ及び第2N型トランジスタと、前記第1P型トランジスタと前記第1N型トランジスタの接続点(a)を前記第2P型トランジスタのゲート及び前記第2N型トランジスタのゲートに接続する接続線と、前記第2P型トランジスタと前記第2N型トランジスタの接続点(b)を前記第1P型トランジスタのゲート及び前記第1N型トランジスタのゲートに接続する接続線と、前記接続点(a)とアース間に接続され、そのゲートが入力端子に接続された第3トランジスタと、前記接続点(b)とアース間に接続され、そのゲートが入力の反転出力に接続された第4トランジスタと、を備え、前記接続点(b)から出力信号を取り出すようにしたレベルシフタにおいて、前記第1及び第2P型トランジスタに夫々直列に、レベル変化時の大きな貫通電流を阻止する第5及び第6のトランジスタを接続するとともに、該第1P型トランジスタと第5トランジスタの直列接続、及び該第2P型トランジスタと第6トランジスタの直列接続に夫々ドライブ能力の小さい第7及び第8のトランジスタを並列に接続して成ることを特徴とするレベルシフタ。
IPC (3)：
H03K 19/0185
, H03K 5/02
, H03K 17/16
