Pat

J-GLOBAL ID：200903044886948584

ヘテロ構造電界効果トランジスタ

Inventor： 重川 直輝 ,  榎木 孝知 ,  斎藤 國夫 ,  末光 哲也 ,  活田 健治
Applicant, Patent owner： 日本電信電話株式会社
Agent (1)： 高山 道夫
Gazette classification：公開公報
Application number (International application number)：2001225449
Publication number (International publication number)：2002324813
Application date： Jul. 26, 2001
Publication date： Nov. 08, 2002
Summary：

【要約】【課題】 高いゲート電圧に対してヘテロ構造電界効果トランジスタのゲートリーク電流は過大となるためにトランジスタ動作が困難となっていた。【解決手段】 半導体基板1-0上にバッファ層1-1,チャネル層1-2,スペーサ層1-3,キャリア供給層1-4,エッチングストッパ層1-6,キャップ層1-7が順次エピタキシャル成長され、表面にはソース電極1-8,ドレイン電極1-9が形成され、チャネル層1-2に形成される2次元電子ガスと電気的に接続されている。また、キャップ層1-7を除去した開口部1-15に高誘電体材料からなる絶縁層1-11を堆積し、更にゲート電極1-12が形成される。この高誘電体材料からなる絶縁層1-11により、ゲートリーク電流は著しく低減され、更に高いゲート電圧に対して正常なトランジスタ動作が実現される。

Claim (excerpt)：

基板上にバッファ層,チャネル層,スペーサ層,キャリア供給層等の半導体層を順次堆積させ、さらに、その上に単数または複数の半導体層をエピタキシャル成長させた半導体多層構造の表面にソース電極,ドレイン電極,ゲート電極が形成されているヘテロ構造電界効果トランジスタにおいて、前記ゲート電極と前記半導体多層構造の表面との間に絶縁層、あるいは絶縁層と金属層を配置したことを特徴とするヘテロ構造電界効果トランジスタ。

IPC (4)：

H01L 21/338 ,  H01L 29/778 ,  H01L 29/78 ,  H01L 29/812

FI (3)：

H01L 29/80 M ,  H01L 29/80 H ,  H01L 29/78 301 B

F-Term (35)：

5F102FA00 ,  5F102FA02 ,  5F102GB01 ,  5F102GC01 ,  5F102GD10 ,  5F102GJ06 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GL09 ,  5F102GM04 ,  5F102GN04 ,  5F102GQ01 ,  5F102GR01 ,  5F102GR04 ,  5F102GR10 ,  5F102GS02 ,  5F102GT03 ,  5F102GT10 ,  5F102HC01 ,  5F102HC11 ,  5F140AA24 ,  5F140BA06 ,  5F140BA08 ,  5F140BA09 ,  5F140BD11 ,  5F140BD12 ,  5F140BD13 ,  5F140BF07 ,  5F140BF15 ,  5F140BF21 ,  5F140BF25 ,  5F140BJ06 ,  5F140BJ11 ,  5F140BJ15