Pat

J-GLOBAL ID：200903044951657487

データ処理装置、命令セット切換方法、データ処理アーキテクチャおよびデータ処理装置作動方法

Inventor： エドワード コレス ネビル
Applicant, Patent owner： エイアールエム リミテッド
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：2002125731
Publication number (International publication number)：2002328804
Application date： Jun. 09, 1995
Publication date： Nov. 15, 2002
Summary：

【要約】【課題】 マルチセットのプログラム命令を切り換えること。【解決手段】 データ処理装置は、データメモリに記憶された所定の複数の命令セットのうちの連続するプログラム命令ワードを実行するように動作可能なプロセッサコア10と、データメモリ内の次のプログラム命令ワードのアドレスを示すプログラムカウンタレジスタ130と、カレントプログラム命令ワードに応答してプログラムカウンタレジスタの内容を変更するように動作可能な論理回路100,110と、プログラムカウンタレジスタの1つ以上の所定の表示ビットに応答してプロセッサコアを制御して所定の複数の命令セットから選択されかつプログラムカウンタレジスタの1つ以上の表示ビットの状態によって指定されたカレント命令セットのプログラム命令ワードを実行するように動作可能なプロセッサコアコントローラとを備える。

Claim (excerpt)：

(i)データメモリに記憶された所定の複数の命令セットのうちの連続するプログラム命令ワードを実行するように動作可能なプロセッサコアと、(ii)前記データメモリ内の次のプログラム命令ワードのアドレスを示すプログラムカウンタレジスタと、(iii)カレントプログラム命令ワードに応答して前記プログラムカウンタレジスタの内容を変更するように動作可能な論理回路と、(iv)前記プログラムカウンタレジスタの1つ以上の所定の表示ビットに応答して、前記プロセッサコアを制御して、前記所定の複数の命令セットから選択されかつ前記プログラムカウンタレジスタの前記1つ以上の表示ビットの状態によって指定されたカレント命令セットのプログラム命令ワードを実行するように動作可能なプロセッサコアコントローラと、(v)前記データメモリに記憶されたプログラム命令ワードにアクセスするように動作可能であり、かつ、前記プログラムカウンタレジスタの前記1つ以上の表示ビットに応答しないメモリアクセスコントローラと、を備えた、データ処理装置。

IPC (2)：

G06F 9/30 310 ,  G06F 9/42 330

FI (2)：

G06F 9/30 310 C ,  G06F 9/42 330 R

F-Term (5)：

5B033AA05 ,  5B033AA07 ,  5B033BA02 ,  5B033BA05 ,  5B033EA17