Pat
J-GLOBAL ID：200903044961515486
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
内原 晋
Gazette classification：公開公報
Application number (International application number)：1991250785
Publication number (International publication number)：1993090299
Application date： Sep. 30, 1991
Publication date： Apr. 09, 1993
Summary：
【要約】【目的】従来のGaAs MESFETのゲート電極形成方法に於いて、酸化膜の突き出し部分とゲート電極金属とのクリアランスが十分に取れない場合が有り、PRによるゲート電極の被覆性が良くなくゲート電極金属が酸性のエッチング液に溶けてしまう不良モードの原因となっていたのでそれを解決する。【構成】ウェットエッチング法を用いて酸化膜を後退させて突出し部分をなくし、PRによるゲート電極金属の被覆性を向上している。【効果】PRによるゲート電極金属の被覆性を良くする事で、酸性エッチング液によるゲート電極金属やられの不良モードは大幅に減少する。
Claim (excerpt)：
半導体基板上に2層以上の絶縁膜を形成する工程と、前記絶縁膜に開孔を形成する工程と、前記絶縁膜をマスクとして前記開孔下の前記半導体基板部分に凹部を形成する工程と、前記凹部にゲート金属を被着する工程と、不要なゲート金属を除去する工程とを有するショットキー障壁電界効果トランジスタのゲート電極を形成する方法において、前記凹部を形成した後にマスクとして用いた絶縁膜の前記開孔内壁をウェットエッチングより後退させる工程を含む事を特徴とする半導体装置の製造方法。
IPC (4)：
H01L 21/338
, H01L 29/812
, H01L 21/28
, H01L 21/306
