Pat

J-GLOBAL ID：200903045121240385

MIS構造のダイヤモンドFETの製造方法

Inventor： 西林 良樹 ,  藤森 直治
Applicant, Patent owner： 住友電気工業株式会社
Agent (1)： 柴田 康夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991180897
Publication number (International publication number)：1993029608
Application date： Jul. 22, 1991
Publication date： Feb. 05, 1993
Summary：

【要約】 (修正有)【目的】 MIS構造のダイヤモンドFETを簡便にかつ確実に製造する方法を提供する。【構成】 半導体ダイヤモンド層22とゲート電極25の間に絶縁性ダイヤモンド層23を有するMIS構造のダイヤモンドFETを製造する方法であって、ソース電極24、ドレイン電極24′およびゲート25電極を形成する工程において、ソース電極24およびドレイン電極24′上にリフトオフ用材料層26を形成し、絶縁性ダイヤモンド層23とゲート電極25を形成した後に、リフトオフ用材料層26を除去することを特徴とするMIS構造のダイヤモンドFETの製造方法。

Claim (excerpt)：

半導体ダイヤモンド層とゲート電極の間に絶縁性ダイヤモンド層を有するMIS構造のダイヤモンドFETを製造する方法であって、ソース電極、ドレイン電極およびゲート電極を形成する工程において、ソース電極およびドレイン電極上にリフトオフ用材料層を形成し、絶縁性ダイヤモンド層とゲート電極を形成した後に、リフトオフ用材料層を除去することを特徴とするMIS構造のダイヤモンドFETの製造方法。

IPC (2)：

H01L 29/784 ,  H01L 21/205

FI (2)：

H01L 29/78 301 B ,  H01L 29/78 311 B