Pat

J-GLOBAL ID：200903045127722853

発振回路

Inventor： 小山 博 ,  保高 和夫
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 岡田 敬
Gazette classification：公開公報
Application number (International application number)：1995014308
Publication number (International publication number)：1996204517
Application date： Jan. 31, 1995
Publication date： Aug. 09, 1996
Summary：

【要約】【目的】 電源電圧の変動や、半導体集積回路を製造する際に該集積回路内部に設ける発振回路の構成素子の特性にばらつき等が生じた場合でも、発振回路から得られるクロック信号の周波数変動を抑えることを目的とする。【構成】 比較器13の出力電圧がVssの時、PMOSトランジスタ16が導通することに伴い電源Vddと基準電圧との電位差に応じた定電流ΔIがPMOSトランジスタ16、抵抗18及びNMOSトランジスタ21を流れ、これに伴い、コンデンサ9がNMOSトランジスタ25を介して定電流ΔIだけ放電を行い、且つ、比較器13の出力電圧がVddの時、NMOSトランジスタ17が導通することに伴い基準電圧と接地の電位差に応じた定電流ΔIがPMOSトランジスタ20、抵抗18及びNMOSトランジスタ17を流れ、これに伴い、コンデンサ9がPMOSトランジスタ24を流れる定電流ΔIに従って充電を行う。

Claim (excerpt)：

基準電圧を発生する基準電圧発生回路と、一方の入力端に前記基準電圧を基に作成されたヒステリシス基準電圧が印加されると共に他方の入力端にコンデンサの端子電圧が印加される比較器と、電源と接地との間に直列接続された第1のPチャンネル型MOSトランジスタ及び第1のNチャンネル型MOSトランジスタから成り、前記比較器の出力が印加されて動作する第1のインバータ回路と、一端が前記第1のインバータ回路の出力端と接続された抵抗と、一方の入力端に前記基準電圧が印加されると共に他方の入力端が前記抵抗の他端と接続された演算増幅器と、前記電源と接地との間に直列接続された第2のPチャンネル型MOSトランジスタ及び第2のNチャンネル型MOSトランジスタから成り、前記演算増幅器の出力が印加されて動作し、出力が前記演算増幅器の他方の入力端に帰還される第2のインバータ回路と、前記電源と接地との間に直列接続された第3のPチャンネル型MOSトランジスタ及び第3のNチャンネル型MOSトランジスタから成り、前記演算増幅器の出力が印加されて動作し、出力が前記比較器の他方の入力端に帰還される第3のインバータ回路と、を備え、前記比較器の出力に応じて前記抵抗を流れる定電流に従って、前記コンデンサは前記比較器のヒステリシス幅の間で直線的に充放電を行い、該コンデンサの充放電電圧を三角波信号とすることを特徴とする発振回路。

IPC (2)：

H03K 3/0231 ,  H03K 4/06

Patent cited by the Patent：

Cited by examiner (1)

• 背丈を高く見せる靴
  Gazette classification：公開公報   Application number：特願平5-052207   Applicant：向阪祥子, 向阪光子, 井阪くみ子