Pat

J-GLOBAL ID：200903045135509590

半導体装置およびその製造方法

Inventor： 東 雅彦
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1993012975
Publication number (International publication number)：1994232078
Application date： Jan. 29, 1993
Publication date： Aug. 19, 1994
Summary：

【要約】 (修正有)【目的】 ポリシリコン層上に例えばタングステンのような高融点金属またはそのシリサイドのような化合物から成る層を積層して成るポリサイド構造の電極を用いる半導体装置に関し,WF6 のような弗素化合物を原料とするCVD によってタングステン層を形成する工程においてポリシリコン層内に拡散する弗素原子によってこの電極の下地絶縁層の膜厚が増大する問題を解決することを目的とする。【構成】 下地絶縁層の膜厚の増大を防止する領域には,ポリサイド電極を構成するポリシリコン層3上またはこのポリサイド電極の下地となる別のポリシリコン層上に,例えばSiO2のような弗素原子の拡散を阻止する層11を形成したのちに,タングステン層4またはポリシリコン層とタングステン層を堆積する。

Claim (excerpt)：

半導体基板(1) の一表面に画定された一領域または該一領域に形成された導電層(31)に第1の絶縁層(51 または54) を介して接するポリシリコン層(3) と該ポリシリコン層(3) 上に積層され且つ高融点金属またはその化合物から成る層(以下に高融点金属層と略称する)(4) と,弗素の拡散を阻止する材料から成り且つ該ポリシリコン層(3) と該高融点金属層(4) との間の少なくとも該一領域に対応する界面に介在する阻止層(11)とから成る電極(30 または30B)を備えたことを特徴とする半導体装置。

IPC (4)：

H01L 21/285 301 ,  H01L 21/3205 ,  H01L 27/04 ,  H01L 29/784

FI (2)：

H01L 21/88 R ,  H01L 29/78 301 G