Pat

J-GLOBAL ID：200903045206560524

半導体装置

Inventor： 丸川 卓
Applicant, Patent owner： 株式会社村田製作所
Gazette classification：公開公報
Application number (International application number)：1995005869
Publication number (International publication number)：1996195403
Application date： Jan. 18, 1995
Publication date： Jul. 30, 1996
Summary：

【要約】【目的】 プラズマ処理によって形成された高抵抗層のメカニズムを明らかにし、ショットキー電極の耐圧の均一性、信頼性がより優れたGaAsMESFET等、順方向電流電圧特性及び逆方向電流電圧特性の均一性、信頼性がより優れたショットキーバリアダイオード等の半導体装置を提供する。【構成】 化合物半導体基板11上部のn+ 能動層13の上にソース電極14及びドレイン電極15を形成する。ソース電極14及びドレイン電極15間においてプラズマ処理を施すことにより形成された0.6乃至0.8eVの表面準位による高抵抗層12aをn能動層12に形成し、高抵抗層12aの上にショットキー接合するショットキー電極16を設ける。

Claim (excerpt)：

化合物半導体基板上部に形成した能動層とショットキー接合をなすショットキー電極を有し、前記能動層のショットキー電極が形成された領域及びその近傍のうち少なくとも一部に、高抵抗層が形成されている半導体装置であって、前記高抵抗層がプラズマ処理を施すことにより形成された0.6乃至0.8eVの表面準位によるものであることを特徴とする半導体装置。

IPC (3)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/872

FI (2)：

H01L 29/80 Q ,  H01L 29/48 Z