Pat

J-GLOBAL ID：200903045261131870

半導体集積回路のトリミング装置

Inventor： 喜岡 隆一
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 後藤 洋介 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992292560
Publication number (International publication number)：1994151721
Application date： Oct. 30, 1992
Publication date： May. 31, 1994
Summary：

【要約】【目的】 半導体集積回路のトリミング装置を簡略化し、またプリント基板の設計の自由度を増大させる。【構成】 D/Aコンバータ20の複数の入力端子21〜24と接地電位間にそれぞれトリミング用ダイオードD21〜D24を接続し、D/Aコンバータ20の出力電流を出力端子25を介してカレントミラー回路19の入力端191に調整電流として入力する。

Claim (excerpt)：

複数の入力端子を備え、該複数の入力端子の各々がオープン時には論理0の入力を受け、前記複数の入力端子の各々が接地された時には論理1の入力を受けたものとして動作するD/Aコンバータを備え、前記D/Aコンバータの前記複数の入力端子と接地との間にそれぞれトリミング用ダイオードを接続し、前記D/Aコンバータの出力電流を半導体集積回路の調整電流として使用することを特徴とする半導体集積回路のトリミング装置。

IPC (2)：

H01L 27/04 ,  H03H 11/04