Pat
J-GLOBAL ID：200903045282299398
縦型絶縁ゲートトランジスタとその製法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
松隈 秀盛
Gazette classification：公開公報
Application number (International application number)：1992307136
Publication number (International publication number)：1994163912
Application date： Nov. 17, 1992
Publication date： Jun. 10, 1994
Summary：
【要約】【目的】 小面積XMOSを簡単に製造する。【構成】 半導体基板11上に、低不純物濃度ないしは真性の半導体突起12が形成され、この半導体突起12の上端及び下端に、ソース及びドレインの一方の領域と他方の領域とが形成され、半導体突起12の壁面に、ゲート絶縁層15が被着され、半導体基板11上にゲート絶縁層15と密着してゲート電極16が形成された構成とする。
Claim (excerpt)：
半導体基板上に、低不純物濃度ないしは真性の半導体突起が形成され、該半導体突起の上端と下端とに、ソースまたはドレインと、ドレインまたはソースとが形成され、上記半導体突起の壁面に、ゲート絶縁層が被着され、上記半導体基板上に上記ゲート絶縁層と密着してゲート電極が形成されたことを特徴とする縦型絶縁ゲートトランジスタ。
Patent cited by the Patent：
Cited by examiner (6)
Show all
Return to Previous Page
