Pat

J-GLOBAL ID：200903045296987750

記憶制御装置及び関連する方法

Inventor： ロジャー・グレゴリー・ハットホーン ,  ブレット・ウェイン・ホーリィ ,  ジェームズ・リンカーン・イスキヤン ,  ウィリアム・フランク・ミカ ,  アシム・リマン・クレシュ
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 合田 潔 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994316451
Publication number (International publication number)：1995248988
Application date： Dec. 20, 1994
Publication date： Sep. 26, 1995
Summary：

【要約】【目的】 ホスト・プロセッサと記憶制御装置との間、または記憶制御装置間で通信するための改善された設計及び方法を提供する。【構成】 遠隔コピー・システムが記憶制御装置125上に、動的に変更可能なポートを組込み、これらのポートが制御装置リンク・レベル機構またはチャネル・リンク・レベル機構のいずれかとして機能する。チャネル・リンク・レベル機構として構成されると、1次記憶制御装置が2次記憶制御装置にとって、ホストとして見なされる。1次サイトと2次サイトとの間に結合される動的スイッチにより、ESCON通信リンクがチャネルまたは記憶制御装置通信リンクとして機能することが可能となり、要求されるESCON通信リンクの数が低減される。

Claim (excerpt)：

ホスト・プロセッサと第1の記憶サブシステムと、第2の記憶サブシステムとの間で通信する方法であって、前記ホスト・プロセッサと前記第1及び第2の記憶サブシステムが少なくとも1つの通信リンクにより一緒に結合され、前記ホスト・プロセッサ及び各前記第1及び第2の記憶サブシステムが、少なくとも1つのリンク・レベル機構を有するものにおいて、a)前記ホスト・プロセッサのリンク・レベル機構がチャネルとして構成され、前記第1及び前記第2の記憶サブシステムのリンク・レベル機構が各々制御装置リンク・レベル機構として構成されるように、パスを初期化するステップと、b)前記ホスト・プロセッサと、前記第1及び前記第2の記憶サブシステムとの間でパスを構成するステップと、c)前記第1の記憶サブシステムのリンク・レベル機構がチャネル・リンク・レベル機構として動的に再構成され、前記第1の記憶サブシステムが前記第2の記憶サブシステムのホストとして機能するように、前記第1及び前記第2の記憶サブシステム間で論理パスを確立するステップと、d)前記第1の記憶サブシステムがパス制御確立フレームを前記第2の記憶サブシステムに伝送することにより、パス制御を確立するステップと、を含む、方法。

IPC (2)：

G06F 13/12 340 ,  G06F 13/12