Pat

J-GLOBAL ID：200903045302574382

半導体集積回路のレイアウト方法

Inventor： 加藤 圭 ,  小口 聡
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 玉村 静世
Gazette classification：公開公報
Application number (International application number)：1995138525
Publication number (International publication number)：1996316330
Application date： May. 12, 1995
Publication date： Nov. 29, 1996
Summary：

【要約】【目的】 機能モジュールに応じた周回電源配線のレイアウト方法を提供する。【構成】 機能モジュールに応じて周回電源配線を構成するVCC配線用のセル101の幅a2とGND配線用のセル102の幅a4を求める手段と、上記セル101と102との所定の座標を求める手段とを備えた半導体集積回路のレイアウト方法は、機能モジュールに対して必用最小限の周回電源配線のレイアウトを実行可能にする。

Claim (excerpt)：

複数の機能モジュールと機能モジュールの周回領域に配置され、当該機能モジュールに電源を供給する周回電源配線を備えた半導体集積回路のレイアウト方法において、機能モジュールの消費電力量に応じて、周回用電源配線のレイアウトの構成要素である電源配線用セルの寸法を定め、上記周回電源配線の幅を設定する処理と、得られた上記電源用配線セルを上記機能モジュールの所定の周回領域に配置するために、上記電源配線用セルに所定の座標を設定する処理と、を含むことを特徴とする半導体集積回路のレイアウト方法。

IPC (3)：

H01L 21/82 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

H01L 21/82 L ,  H01L 27/04 D