Pat

J-GLOBAL ID：200903045342283461

半導体装置およびその製造方法

Inventor： 三ヶ木 郁
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 稲垣 清
Gazette classification：公開公報
Application number (International application number)：1994026672
Publication number (International publication number)：1995235538
Application date： Feb. 24, 1994
Publication date： Sep. 05, 1995
Summary：

【要約】【目的】 銅を主導電層とした金属配線の電気的、機械的、熱的および化学的特性を改善する。【構成】 半導体基板101上の絶縁膜104上に形成される金属配線が、順次に積層されるチタン膜106、窒化チタン膜107a、銅とチタンの金属間化合物層108b、及び、銅に微量の他元素が添加された銅合金膜109aから成る積層膜と、この積層膜の表面を覆うタングステン膜111とから構成される。銅とチタンの化合物層108bは、窒化チタン膜107a及び銅合金膜109を積層した後にこれらを熱処理することにより形成される。銅とチタンの化合物層108bは、銅合金膜109aと窒化チタン膜107aとの密着性を改善し、また、タングステン膜111は、金属膜の酸化及び腐食を防止する。電気的、機械的、熱的及び化学的特性を良好とすることにより、長期的な信頼性が高い微細配線を有する半導体装置を、良好な歩留り且つ高いスループットで製造する。

Claim (excerpt)：

半導体基板の主面上部に形成される絶縁膜と、少なくとも前記絶縁膜上に順次形成されるチタン膜、窒化チタン膜、銅とチタンの化合物層、及び、銅に微量の他元素が添加された銅合金膜を含む積層膜を有する金属配線とを備えることを特徴とする半導体装置。

IPC (3)：

H01L 21/3205 ,  H01L 21/28 301 ,  H01L 21/316