Pat

J-GLOBAL ID：200903045363783375

エピタキシャル半導体基板の製造方法及び半導体装置の製造方法

Inventor： 李 浩 ,  申 東石 ,  李 化成 ,  上野 哲嗣 ,  李 承煥
Applicant, Patent owner： 三星電子株式会社
Agent (4)： 志賀 正武 ,  渡邊 隆 ,  村山 靖彦 ,  実広 信哉
Gazette classification：公開公報
Application number (International application number)：2005339372
Publication number (International publication number)：2006216934
Application date： Nov. 24, 2005
Publication date： Aug. 17, 2006
Summary：

【課題】本発明は、ゲッタリング能力が向上したエピタキシャル半導体基板の製造方法を提供する。また、本発明は、動作特性が向上した半導体装置の製造方法を提供する。【解決手段】エピタキシャル半導体基板を製造する方法の一実施形態で、ゲッタリング層は半導体基板上に成長される。その後、エピタキシャル層が前記ゲッタリング層上に形成されることができて、半導体装置が前記エピタキシャル層上に形成されることができる。【選択図】図1

Claim (excerpt)：

半導体基板上にゲッタリング層を成長させる段階;及び ゲッタリング層上にエピタキシャル層を形成する段階を含むことを特徴とするエピタキシャル半導体基板の製造方法。

IPC (5)：

H01L 21/20 ,  H01L 21/205 ,  H01L 21/322 ,  H01L 27/146 ,  H01L 31/10

FI (6)：

H01L21/20 ,  H01L21/205 ,  H01L21/322 M ,  H01L21/322 R ,  H01L27/14 A ,  H01L31/10 A

F-Term (33)：

4M118AA10 ,  4M118AB01 ,  4M118BA14 ,  4M118CA04 ,  4M118EA01 ,  4M118FA06 ,  4M118FA33 ,  5F045AA04 ,  5F045AA05 ,  5F045AB02 ,  5F045AC07 ,  5F045AC08 ,  5F045AC19 ,  5F045DA52 ,  5F049MA02 ,  5F049MB03 ,  5F049NB03 ,  5F049NB05 ,  5F049PA03 ,  5F049PA20 ,  5F049QA03 ,  5F049QA20 ,  5F049RA02 ,  5F049SS03 ,  5F152LL03 ,  5F152LL09 ,  5F152LM09 ,  5F152MM11 ,  5F152MM12 ,  5F152MM18 ,  5F152NN03 ,  5F152NP03 ,  5F152NQ03

Patent cited by the Patent：

Cited by applicant (1)

• 日本特許公開第2004-165225号明細書