Pat
J-GLOBAL ID:200903045398397184
超電導膜の作製方法及び超電導トランジスタの作製方法
Inventor:
,
,
Applicant, Patent owner:
Agent (1):
大垣 孝
Gazette classification:公開公報
Application number (International application number):1993128632
Publication number (International publication number):1994338637
Application date: May. 31, 1993
Publication date: Dec. 06, 1994
Summary:
【要約】【目的】 超電導トランジスタのベースとして、ピンホールのない膜厚100A°オーダーの超電導膜を作製する。【構成】 成膜面34a をNbドープSrTiO 3 基板34の(110)面とし、この成膜面34a 上に、オゾンガスとBa、Rb及びBiの分子線とを供給して分子線エピタキシー法により、(Ba,Rb)BiO3 超電導膜38を作製する。この際、Ba分子線強度/Bi分子線強度を3以上3.5以下、好ましくは3.2とする。成膜面34a 及びBa分子線強度/Bi分子線強度をこのように定めることにより、膜厚120A°程度の非常に薄い超電導膜38を作製できる。しかも膜表面の凹凸を小さくでき従って膜厚を均一化することができるので、ピンホールのない超電導膜38を作製できる。
Claim (excerpt):
SrTiO3 基板の成膜面上に、Ba、Rb及びBiの各分子線と酸化ガスとを供給して分子線エピタキシー法により、(Ba,Rb)BiO3 超電導膜を作製するに当り、前記成膜面を(110)基板面としたことを特徴とする超電導膜の作製方法。
IPC (3):
H01L 39/24 ZAA
, C30B 29/22 501
, H01L 39/22 ZAA
Return to Previous Page