Pat
J-GLOBAL ID：200903045417541968

MOS型半導体装置とその製造方法

Inventor：
鈴木 章徳

About 鈴木 章徳


Applicant, Patent owner：
株式会社リコー

About 株式会社リコー


Gazette classification：公開公報
Application number (International application number)：1995236147
Publication number (International publication number)：1997064362
Application date： Aug. 21, 1995
Publication date： Mar. 07, 1997
Summary：
【要約】【課題】 Vthの制御性と絶縁耐性を兼ね備るたゲート絶縁膜を形成したMOS型半導体装置および、その製造方法を提供する。【解決手段】 P型シリコン基板1上に形成したゲート酸化膜(ゲート絶縁膜)2、フィールド酸化膜3の全面にポリシリコン膜を積層した後、熱拡散法によりリンをポリシリコン中に拡散させて低抵抗化させた。フォトリソグラフィーおよびエッチングによりポリシリコン4(ゲート電極)およびフォトレジスト5をパターニングした。フォトレジスト5を除去した後、窒素イオン6を回転斜め注入法によりイオン注入した後、熱処理を施すことにより、ゲート酸化膜2のうちポリシリコン4の端部直下部分からフィールド酸化膜3の直近部分までを窒化酸化膜7に変えた。
Claim (excerpt)：
半導体基板上に第1導電型半導体からなるドレイン領域およびソース領域と、これらの領域間にチャネル領域と、このチャネル領域の表面にゲート絶縁膜と、このゲート絶縁膜上にゲート電極とを有するMOS型半導体装置において、ゲート絶縁膜のうちゲート電極端部直下の部分に含まれる窒素原子濃度が、ゲート絶縁膜のうちゲート電極中央部直下の部分に含まれる窒素原子濃度に比べて高いことを特徴とするMOS型半導体装置。
IPC (3)：
H01L 29/78 ,  H01L 21/318 ,  H01L 21/336
FI (3)：
H01L 29/78 301 G ,  H01L 21/318 C ,  H01L 29/78 301 P
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM