Pat

J-GLOBAL ID：200903045462135873

半導体装置の素子分離方法

Inventor： 李 元成
Applicant, Patent owner： 三星電子株式会社
Agent (1)： 服部 雅紀
Gazette classification：公開公報
Application number (International application number)：1996225456
Publication number (International publication number)：1997107028
Application date： Aug. 27, 1996
Publication date： Apr. 22, 1997
Summary：

【要約】【課題】 トレンチに埋め立てられた素子分離層の平坦度を改善し得る半導体装置の素子分離方法を提供する。【解決手段】 半導体基板70上に耐研磨層74を形成する段階と、耐研磨層74上に、フィールド領域にダミーパターン78を挿入して形成された感光膜パターンを形成する段階と、感光膜パターンをマスクとして耐研磨層74をパタニングする段階と、パタニングされた耐研磨層74をマスクとして半導体基板70にトレンチ76を形成する段階と、トレンチ76の形成された結果物に絶縁物質80を蒸着してトレンチ76を埋め立てる段階と、前記耐研磨層74の表面が露出されるまで絶縁物質80をCMPする段階とを含む。従って、CMP直前に大部分の面積を均一な高さに保たせ、よってCMP時のディッシング現象が抑えられる。

Claim (excerpt)：

半導体基板上に耐研磨層を形成する第1段階と、前記耐研磨層上に、フィールド領域にダミーパターンを挿入して形成された感光膜パターンを形成する第2段階と、前記感光膜パターンをマスクとして前記耐研磨層をパタニングする第3段階と、前記パタニングされた耐研磨層をマスクとして前記半導体基板にトレンチを形成する第4段階と、トレンチの形成された結果物に絶縁物質を蒸着して前記トレンチを埋め立てる第5段階と、前記耐研磨層の表面が露出されるまで前記絶縁物質をCMPする第6段階とを含むことを特徴とする半導体装置の素子分離方法。

IPC (2)：

H01L 21/76 ,  H01L 21/304 321

FI (2)：

H01L 21/76 L ,  H01L 21/304 321 S